Le transistor au bismuth qui défie le silicium : ce que dit vraiment la publication de Pékin

Une équipe de l'Université de Pékin a présenté un transistor qui fonctionne 40 % plus vite que les puces 3 nm d'Intel et de TSMC, en consommant 10 % d'énergie en moins. La presse l'a titré « la fin du silicium ». La publication, elle, dit quelque chose de plus précis et de plus intéressant : elle décrit une architecture complète, avec des chiffres mesurés, un verrou industriel identifié, et un calendrier que personne ne cite. Voici ce que le travail contient réellement, pourquoi le matériau choisi n'est pas anodin, et ce que cela change — ou non — pour la stratégie occidentale de contrôle des exportations.

1. Ce qui a été annoncé, et ce qui a été publié

L'annonce circule depuis des mois sous une forme courte : des chercheurs chinois auraient construit « le transistor le plus rapide du monde », « sans silicium », « 40 % plus rapide qu'Intel et TSMC ». Les titres sont spectaculaires et, pour l'essentiel, exacts sur les chiffres. Ils sont surtout incomplets sur ce qui compte.

La source est un article publié dans Nature Materials, intitulé « Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration », signé notamment par Junchuan Tang, Jianfeng Jiang, Xiaoyin Gao et Xin Gao, avec pour correspondants Hailin Peng et Lian-Mao Peng, de l'Université de Pékin. Le titre de la publication est lui-même révélateur : il ne parle ni de vitesse ni de silicium. Il parle d'une logique à grille enrobante en matériau bidimensionnel, obtenue par intégration tridimensionnelle monolithique épitaxiale.

Autrement dit, le travail ne porte pas sur un matériau miracle mais sur une chaîne complète : comment faire croître un semi-conducteur bidimensionnel sur une grande surface, comment lui associer un isolant de grille sans dégrader l'interface, comment empiler plusieurs couches, et comment en tirer des portes logiques fonctionnelles. C'est cette intégration, plus que le matériau lui-même, qui constitue le résultat.

L'abstract énonce d'ailleurs l'obstacle que les auteurs disent avoir levé : aux nœuds angström envisageables, une architecture à grille enrobante fondée sur des semi-conducteurs bidimensionnels offrirait un contrôle électrostatique excellent — mais « un obstacle majeur réside dans l'intégration à grande échelle d'hétérostructures 2D à grille enrobante présentant des interfaces atomiquement lisses et conformes ». Le problème n'a jamais été de trouver un bon matériau. Il a toujours été de savoir le fabriquer proprement, en série.

2. Les six chiffres qui comptent

Voici ce que la publication mesure, sur un transistor à grille enrobante d'une longueur de grille de 30 nanomètres.

Mobilité électronique de 280 cm²·V⁻¹·s⁻¹. C'est la vitesse à laquelle les électrons se déplacent dans le canal sous l'effet d'un champ électrique. La valeur mesurée sur le dispositif intégré est nettement inférieure aux ~1 400 cm²·V⁻¹·s⁻¹ observés sur des cristaux de Bi₂O₂Se isolés en laboratoire — écart normal, et honnête à publier : intégrer un matériau dégrade toujours ses performances brutes.

Pente sous le seuil de 62 mV/décade. C'est le chiffre le plus impressionnant du lot, et le moins commenté. Cette grandeur mesure l'efficacité avec laquelle la grille commande l'ouverture et la fermeture du transistor. La physique impose une limite théorique de 60 mV/décade à température ambiante pour un transistor à effet de champ classique. Obtenir 62 signifie que l'on est à deux unités de l'idéal. Concrètement : très peu de courant de fuite, donc très peu d'énergie gaspillée quand le transistor est censé être fermé.

Tension de fonctionnement de 0,5 volt. Les nœuds silicium avancés travaillent plutôt autour de 0,7 à 0,8 volt. Or l'énergie dissipée varie avec le carré de la tension : passer de 0,75 à 0,5 volt divise la consommation dynamique par plus de deux, à activité égale. C'est là que se joue le « 10 % d'énergie en moins » annoncé — et le chiffre communiqué est prudent au regard de la physique.

Courant à l'état passant supérieur à 1 mA/µm. C'est le point qui fait la crédibilité du travail. Le talon d'Achille des transistors bidimensionnels est précisément là : un canal d'épaisseur atomique transporte peu de courant, et les dispositifs de laboratoire compensent d'ordinaire en gardant de grandes surfaces de contact — ce qui ruine la miniaturisation qu'on cherchait. Dépasser le milliampère par micromètre à 30 nm de grille, c'est démontrer que le compromis a été tenu.

Délai intrinsèque de 1,9 picoseconde et produit énergie-délai de 1,84 × 10⁻²⁷ J·s/µm. Le premier mesure la vitesse de commutation, le second combine vitesse et consommation en une seule figure de mérite — la seule qui permette une comparaison honnête entre technologies. C'est de ces deux valeurs que découle la comparaison « 40 % plus rapide que le 3 nm ».

3. Pourquoi le bismuth, et pas un autre matériau 2D

La recherche sur les semi-conducteurs bidimensionnels ne date pas d'hier, et les candidats ne manquent pas : disulfure de molybdène, diséléniure de tungstène, graphène pour la conduction. Le choix de l'oxyséléniure de bismuth répond à une raison précise, et c'est le cœur intellectuel de ce travail.

Il faut ici rappeler pourquoi le silicium a dominé pendant soixante ans. Ce n'est pas parce qu'il conduit le mieux — l'arséniure de gallium et le germanium font mieux sur ce point. C'est parce qu'il possède un oxyde natif : en le chauffant sous oxygène, on obtient du dioxyde de silicium, un isolant de grille remarquable, chimiquement lié au canal, obtenu sans déposer un matériau étranger. Cette propriété a fait toute la microélectronique moderne. Les autres semi-conducteurs, faute d'un oxyde natif de qualité, ont dû recourir à des isolants rapportés, avec des interfaces défectueuses qui piègent les porteurs de charge.

Le Bi₂O₂Se possède exactement cette propriété. Son oxyde natif, le Bi₂SeO₅, est un diélectrique lamellaire à forte permittivité — ce que l'industrie appelle un matériau « high-κ », précisément ce que TSMC et Intel obtiennent aujourd'hui au prix de dépôts sophistiqués. Le couple Bi₂O₂Se/Bi₂SeO₅ reproduit donc la relation Si/SiO₂, mais en version bidimensionnelle et avec un isolant de bien meilleure permittivité.

Les auteurs revendiquent une interface atomiquement lisse et conforme entre les deux, obtenue par croissance épitaxiale. Des calculs de théorie de la fonctionnelle de la densité confirment que cette interface présente moins de défauts et un transport électronique plus régulier que les interfaces semi-conducteur/oxyde existantes. S'y ajoutent trois qualités du Bi₂O₂Se rarement réunies : stabilité à l'air — beaucoup de matériaux 2D se dégradent hors atmosphère contrôlée —, bande interdite adaptée à la logique, et mobilité élevée.

C'est cette combinaison qui explique pourquoi la littérature spécialisée décrit ce matériau comme « ressemblant au silicium et à son SiO₂ ». Le Bi₂O₂Se ne reproduit pas seulement les performances du silicium : il en reproduit la fabricabilité. Et en microélectronique, la fabricabilité l'emporte presque toujours sur la performance brute.

4. L'architecture : GAAFET et intégration 3D monolithique

Deux termes techniques structurent le résultat, et méritent d'être traduits.

GAAFET, pour gate-all-around field-effect transistor : un transistor dont la grille entoure complètement le canal. C'est l'architecture vers laquelle l'industrie migre actuellement, après les transistors planaires puis les FinFET. Plus la grille enveloppe le canal, mieux elle en contrôle l'état, et moins il y a de fuites. C'est ce qui rend possible la miniaturisation continue. Le travail de Pékin est présenté comme le premier GAAFET fabriqué avec un canal bidimensionnel — la conjonction des deux, et non chacun séparément, constitue la nouveauté.

Intégration tridimensionnelle monolithique à basse température : au lieu de fabriquer des puces séparément puis de les empiler, on construit les couches successives directement les unes sur les autres, dans le même processus. « À basse température » est ici décisif, car les couches inférieures ne doivent pas être endommagées pendant la fabrication des supérieures. Les auteurs rapportent une configuration monocristalline empilée en plusieurs couches, à l'échelle du wafer.

C'est ce point qui distingue ce travail de la plupart des démonstrations de matériaux 2D. La littérature du domaine abonde en dispositifs uniques, fabriqués à la main sur des paillettes exfoliées, aux performances flatteuses et sans avenir industriel. Ici, l'échelle revendiquée est celle de la plaquette entière, avec empilement.

5. Le malentendu : ce transistor n'est pas « sans silicium »

C'est la critique la plus solide adressée à la couverture médiatique de ce travail, et elle vient des professionnels du secteur eux-mêmes.

Le titre « premier transistor sans silicium » décrit le canal — la zone active où circulent les électrons —, qui est effectivement en Bi₂O₂Se. Mais le dispositif est réalisé par hétéroépitaxie sur une plaquette de silicium. Le silicium reste le substrat, la plateforme, le support physique. Les technologies dérivées de ce travail continueraient donc de dépendre des fonderies existantes qui produisent des plaquettes de silicium.

La nuance n'est pas cosmétique. Elle change entièrement la portée géopolitique de l'annonce. Un procédé qui remplacerait le silicium de bout en bout affranchirait son détenteur de toute la chaîne d'approvisionnement actuelle. Un procédé qui ajoute une couche sur une plaquette de silicium reste dépendant de cette chaîne — y compris de la lithographie qui définit les motifs.

Second point de prudence, formulé par des observateurs du secteur : il s'agit d'une puce de laboratoire, pas d'une puce de production. Les laboratoires de recherche de TSMC et d'Intel travaillent sur des voies comparables sans en faire des communiqués. Le fait d'annoncer publiquement une avance n'est pas, en soi, la preuve d'une avance.

Ce dernier argument mérite lui-même d'être relativisé. En janvier 2026, imec, ASML et TSMC ont présenté conjointement des transistors complémentaires en matériaux 2D à un pas de 50 nanomètres sur une plaquette de 300 millimètres. L'écosystème occidental n'est donc pas absent du terrain — il communique différemment.

6. Le verrou réel : du laboratoire à l'usine

La littérature spécialisée nomme précisément ce qui sépare cette démonstration d'une production industrielle. Trois chantiers, listés dans les revues de synthèse consacrées au Bi₂O₂Se.

La synthèse du matériau. La croissance de films de Bi₂O₂Se de haute qualité sur de grandes surfaces reste difficile, et constitue le prérequis absolu à toute fabrication en série. Un cristal parfait de quelques micromètres carrés en laboratoire n'a aucune valeur industrielle ; il faut la même qualité sur trois cents millimètres de diamètre, de façon reproductible, lot après lot.

L'intégration à l'échelle de la plaquette. C'est précisément ce que le travail de Pékin revendique avoir avancé, et c'est pourquoi il compte. Des publications parallèles portent sur des films minces de Bi₂O₂Se sur isolant pour l'électronique intégrée — le sujet est actif, chez plusieurs équipes.

La résistance de contact. C'est l'obstacle dominant de tous les transistors 2D, et il est structurel : un canal d'épaisseur atomique transporte peu de courant, ce que les dispositifs de laboratoire compensent en agrandissant les surfaces de contact — annulant du même coup la miniaturisation recherchée. Former des contacts à faible résistance sur des semi-conducteurs bidimensionnels, et identifier des empilements de grille industrialisables, restent les deux exigences essentielles à l'industrialisation. C'est sur ce point que le courant supérieur à 1 mA/µm rapporté par l'équipe de Pékin prend sa valeur : il indique que le compromis a été tenu sur ce dispositif précis. Il ne dit pas qu'il tiendra en production.

Il faut ajouter à cette liste ce dont les publications ne parlent pas, et qui décide pourtant de tout en microélectronique : le rendement de fabrication. Une technologie qui produit un transistor excellent sur mille tentatives n'existe pas industriellement. Aucune donnée de rendement n'accompagne ces travaux — ce qui est normal à ce stade, et qui doit être dit.

7. Le calendrier que l'emballement oublie

C'est l'information la plus utile de tout ce dossier, et la plus absente des articles qui titrent sur la fin du silicium.

La feuille de route long terme d'imec — le centre de recherche belge qui sert de référence commune à toute l'industrie, y compris à TSMC, Intel et Samsung — place les canaux atomiques bidimensionnels au-delà de 2030, avec une bascule vers les canaux en semi-conducteur 2D située autour de 2041. Entre-temps, l'industrie prévoit les CFET vers 2033 comme étape intermédiaire.

D'ici là, ce sont les nœuds silicium qui avancent, et leur calendrier est public. TSMC (A14) et Intel (14A) ont verrouillé leurs feuilles de route pour le 1,4 nanomètre : production pilote fin 2026 et début 2027, production de masse en 2027-2028 pour TSMC, Intel visant une production en volume en 2028. Le nœud 1 nanomètre est attendu autour de 2030 — toujours sur silicium.

Autrement dit : entre la démonstration de laboratoire de 2025 et la production industrielle anticipée des canaux 2D, il y a une quinzaine d'années. Ce n'est pas une objection au travail de Pékin — c'est le rythme normal de la microélectronique, où dix à quinze ans séparent habituellement une preuve de concept d'une ligne de production. Le FinFET a été proposé en 1998 et industrialisé en 2011.

8. Ce que cela fait à la stratégie de contrôle des exportations

Reste la question qui justifie de suivre ce sujet : en quoi cela modifie-t-il l'équilibre technologique entre les États-Unis et la Chine ?

Le régime de contrôle américain repose sur une hypothèse simple : maintenir la Chine à quelques années de retard en lui interdisant l'accès aux machines les plus avancées. Concrètement, les fabricants chinois ne peuvent acheter les systèmes de lithographie ultraviolet extrême d'ASML et doivent se contenter d'outils ultraviolet profond, plus anciens.

Cette hypothèse était déjà fragilisée avant le bismuth. Le directeur général d'ASML lui-même a reconnu que les fondeurs chinois pouvaient atteindre le 7 nm, le 5 nm et à terme le 3 nm avec des outils DUV — plus lentement, avec un rendement inférieur et à un coût supérieur, mais ils le peuvent. Et le MATCH Act, projet de loi bipartisan introduit en avril, envisage d'interdire à ASML l'exportation même des équipements DUV vers la Chine, signe que Washington a identifié la brèche.

En parallèle, la Chine construit ses propres outils. Shanghai Yuliangsheng a lancé la production industrielle de machines de lithographie par immersion DUV, avec un objectif de cinq machines en 2026 et d'une vingtaine l'année suivante. Les volumes sont modestes au regard des besoins, mais la trajectoire est établie.

C'est dans ce contexte que le travail sur le bismuth prend son sens réel. Il ne s'agit pas d'un contournement immédiat — le dispositif est fabriqué sur substrat silicium et nécessite de la lithographie. Il s'agit d'un déplacement du terrain de la compétition. Le contrôle à l'export porte sur des machines ; une avance sur les matériaux et sur les procédés d'intégration n'est pas soumise au même régime. Un brevet ne s'embarque pas dans un conteneur.

Il faut cependant tenir les deux bouts. La démonstration conjointe d'imec, ASML et TSMC sur des transistors 2D complémentaires à 50 nm de pas sur plaquette de 300 mm montre que l'écosystème occidental progresse sur le même front, avec l'avantage décisif d'être adossé à des lignes de production existantes. Le passage du laboratoire à l'usine, qui est le vrai verrou, favorise structurellement ceux qui possèdent déjà les usines.

9. Ce qu'il faut en retenir

Le résultat est solide et vaut mieux que son titre. Une équipe de l'Université de Pékin a publié dans Nature Materials un GAAFET à canal bidimensionnel intégré à l'échelle de la plaquette, avec une pente sous le seuil de 62 mV/décade — à deux unités de la limite physique —, une tension de fonctionnement de 0,5 volt et un courant supérieur à 1 mA/µm. Ce sont des mesures, pas des projections. Ce qui est démontré n'est pas un matériau miracle mais une chaîne d'intégration, ce qui est autrement plus difficile et plus utile.

Le choix du bismuth est le vrai coup de génie. Le Bi₂O₂Se possède un oxyde natif à forte permittivité, le Bi₂SeO₅. Il reproduit ainsi la propriété qui a fait la fortune du silicium pendant soixante ans : non pas la performance, mais la capacité à former une interface propre sans matériau rapporté. En microélectronique, la fabricabilité l'emporte sur la performance brute.

« Sans silicium » est faux. Le canal change de matériau ; le substrat reste en silicium, et la lithographie aussi. Toute conclusion géopolitique tirée de la formule est erronée à la base.

Trois verrous demeurent, et ils sont connus. Croissance de films de haute qualité sur grande surface, résistance de contact, et — jamais mentionné dans les annonces — rendement de fabrication. Le troisième décide de tout et ne fait l'objet d'aucune donnée publiée.

Le calendrier est de quinze ans, pas de deux. imec place les canaux 2D en production autour de 2041. D'ici là, le 1,4 nm arrive en 2027-2028 et le 1 nm vers 2030, sur silicium. Aucune décision d'investissement prise cette décennie ne devrait supposer autre chose.

Le sujet à surveiller n'est pas la performance, c'est le déplacement du terrain. La politique occidentale de contrôle porte sur des machines exportables. Une avance en matériaux et en procédés d'intégration échappe à cet instrument. Si la prochaine décennie se joue sur la chimie des interfaces plutôt que sur la précision optique, l'outil principal de régulation actuel deviendra progressivement sans objet — et ce basculement ne s'annoncera pas, il se constatera.